我用的是什么软件？

multisim14.0

我为什么要写这个东西？

当然是为了学分呀！

第一部分 Multisim 使用指南

随着电子技术和计算机技术的发展，电子产品已与计算机紧密相连，电子产品的智能化日益完善，电路的集成度越来越高，而产品的更新周期却越来越短。电子设计自动化（EDA）技术，使得电子线路的设计人员能在计算机上完成电路的功能设计、逻辑设计、性能分析、时序测试直至印刷电路板的自动设计。EDA是在计算机辅助设计（CAD）技术的基础上发展起来的计算机设计软件系统。与早期的CAD软件相比，EDA软件的自动化程度更高、功能更完善、运行速度更快，而且操作界面友善，有良好的数据开放性和互换性。
　　MultiSim是由Electronics Workbench (EWB)发展而来，该软件是加拿大Interactive Image Technologies公司于八十年代末、九十年代初推出的电子电路仿真的虚拟电子工作台软件，现已并入National Instruments（NI，国家仪器有限公司）并改名Multisim，是一个完整的设计工具系统，提供了一个非常大的元件数据库，并提供原理图输入接口、全部的数模Spice仿真功能、VHDL|Verilog设计接口与仿真功能、FPGA|CPLD综合、RF设计能力和后处理功能，还可以进行从原理图到PCB布线工具包（如：Electronics Workbench的Ultiboard2001）的无缝隙数据传输。它具有这样一些特点：
（1）采用直观的图形界面创建电路：在计算机屏幕上模仿真实实验室的工作台，绘制电路图需要的元器件、电路仿真需要的测试仪器均可直接从屏幕上选取；
（2）软件仪器的控制面板外形和操作方式都与实物相似，可以实时显示测量结果。
（3）软件带有丰富的电路元件库，提供多种电路分析方法。
（4）作为设计工具，它可以同其它流行的电路分析、设计和制板软件交换数据。
（5）还是一个优秀的电子技术训练工具，利用它提供的虚拟仪器可以用比实验室中更灵活的方式进行电路实验，仿真电路的实际运行情况，熟悉常用电子仪器测量方法。
　　因此非常适合电子类课程的教学和实验，由于其功能非常强大，所以在这里只对课程设计有关的初步知识，基本操作方法进行介绍，有兴趣深入了解的同学可自行访问click me。　

软件基本操作方法介绍

电路创建

由于版本不同，元件工具栏、仪表栏、仿真开关等初始位置会不同。所以在我自己进行课程设计的时候，按10版本的指导书做实验相当痛苦，因为它给的工具栏的位置根本对不上我14.0的版本。
这里强调，下面的基本视窗和元件工具栏是按multisim14.0版写的。
下面是multisim14.0的基本视窗：

下面是14.0版本的元件工具栏

连线

Multisim有自动与手工两种连线方法。自动连线选择管脚间最好的路径自动为您完成连线，它可以避免连线通过元件和连线重叠；
手工连线要求用户控制连线路径。可以将自动连线与手工连线结合使用，比如，开始用手工连线，然后让Multisim自动地完成连线。
自动连线：单击甲部件管脚，再单击乙部件欲连线管脚，实现自动连线。
手工连线：在甲乙两部件之间增加若干“节点”，然后进行连线。
另外：已经画好的连线可选择其线段用鼠标进行拖动改变位置，使线路更清晰。还可以在图中增加文本进行注释。具体操作可自行详细体会。
所有元件都放置好并连线，就可以进行仿真。

用户自定义元件的创建

在实验过程中有时也需要一些标准库中没有的元件，此时只有自行定义了。
（1） 创建
菜单命令“Place” 、“New Hierarchical Block”出现如下对话框：

图1-2 新建层次块示意图
在指定文件夹中创建指定的层次块，当然要指定输入引脚和输出引脚的数量。对于8位ALU层次块来说，有22输入，9个输出引脚。如图1-3所示。

图1-3 8位ALU层次块示意图
在图1-2中“确定”后进入图1-3，当然中间的两个74ls181n是后来加进来的，并且图右下侧的“电源”和“接地”的元件如果没有的话，在Multisim版本中层次块无法正常使用。
进入图1-3后，左边一列为输入引脚，双击引脚名可改为更直观的A1-A8,B1-B8,S0-S4,以及输入进位Cin和算逻运算控制端M。右边一列为输入出引脚，同理，进行修改。
当元件放置后并正确连线，存盘。
（2） 引用
如果在某电路文件中要使用该层次块，可“Place” 、“Hierarchical Block from File”在对话框中选择该层次块文件，则将该自定义元件放置到电路中，如图1-4所示。

图1-4 8位ALU层次块引用示意图
层次块加入电路后，连线组成具体电路。在后面实验中还要使用一些层次块电路，下面一一列出。

图1-5 74LS244N层次块示意图

图1-6 74LS273N层次块示意图

图1-7 74LS374N层次块示意图

图1-8 K8层次块示意图
在高版本Multisim中有“DSWPK_8”可代替K8层次块。
在制作层次块时对相关元件的功能请自行参详。
另外更高版本中已经可以采用“子电路”形式创建用户自定义元件.

参考文献：主要参考NI网络文件《Multisim10 电路设计实训教程》

第二部分 课程设计

一、课程设计的主要任务和目的

课程设计的主要任务是运用有关的知识技术，正确处理各种因素间的相互关系，创造性地完成符合实际要求的设计任务。在独立思考，独立工作和联系实际方面，它对实验者的要求高于平时作业。具体要求如下：
1)、能独立运用理论知识和实际材料来解决问题。
2)、对所搜集的材料、参考书、文献所提供的论点有周密的组织能力。
3)、能用通顺的文字和准确的图表，系统地、完整地表达设计的成果。
4)、课程设计辅导老师检查完成情况后，应及时提交实验报告，实验报告主要内容：实验名称及实验完成者、实验目的和任务、实验结果及分析。
课程设计的目的是：激发实验者的学习热情，培养其独立工作的能力，让他们在实践活动中将所学知识综合运用，增长才干，积累经验。

二、具体实验

实验一 验证74LS181运算和逻辑功能

1、实验目的
（1） 掌握算术逻辑单元（ALU）的工作原理；
（2） 熟悉简单运算器的数据传送通路；
（3） 画出逻辑电路图及布出美观整齐的接线图；
（4） 验证4位运算功能发生器(74LS181)组合功能。
2、实验原理
ALU能进行多种算术运算和逻辑运算。4位ALU-74LS181能进行16种算术运算和逻辑运算。功能表如下：

(上表中的“/”表示求反)

ALU-74LS181引脚说明：M=1 逻辑运算，M=0算术运算。

3、实验内容
电路如图2-1所示。

图2-1 4位ALU验证电路示意图

验证74LS181型4位ALU的逻辑算术功能，填写下表：

实验报告

实验原理：ALU能够进行多种算术运算和逻辑运算。4位ALU—74LS181能够进行16算术运算和逻辑运算。

74LS181芯片介绍：该芯片总共有22个引脚，其中包括8个数据输入端：A0、A1、A2、A3，B0、B1、B2、B3。（在八个输入端中，A3和B3为高位）。这八个输入端都是低电平时有效。同时，该芯片还包括S0、S1、S2、S3这四个控制端，这四个控制端主要控制两个四位输入数据的运算，例如加、减、与、或。CN端处理进入芯片的前进位值，M端控制芯片的运算方式，包括算术运算和逻辑运算。F0、F1、F2、F3是四个二进制输出端，以一个四位二进制形式输出运算的结果。CN4负责记录运算后的进位。下面的AEQB、P和G没有用到。
实验内容：
实验电路图如下：

验证后的实验表格填写如下：

实验二 运算器

1、实验目的
（1） 熟练掌握算术逻辑单元（ALU）的应用方法；
（2） 进一步熟悉简单运算器的数据传送原理；
（3） 画出逻辑电路图及布出美观整齐的接线图；
（4） 熟练掌握有关数字元件的功能和使用方法。
（5） 熟练掌握子电路的创建及使用。
2、实验原理
本实验仿真单总线结构的运算器，原理如图2-2所示。相应的电路如图2-3所示。
电路图中，上右下三方的8条线模拟8位数据总线；K8产生所需数据；74244层次块为三态门电路，将部件与总线连接或断开，切记总线上只能有一个输入；
两个74273层次块作为暂存工作寄存器DR1和DR2；两个74374层次块作为通用寄存器组（鉴于电路排列情况，只画出两个通用寄存器GR1和GR2，如果可能的话可设计4个或8个通用寄存器）；众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；核心为8位ALU层次块。

图2-2 单总线结构的运算器示意图

3、实验内容
在Multisim画出电路图并仿真，完成如下操作。
（1） 说明整个电路工作原理。
（2） 说明74LS244N的功能及其在电路中作用，及输入信号G有何作用；
（3） 说明74LS273N的功能及其在电路中作用，及输入信号CLK有何作用；
（4） 说明74LS374N的功能及其在电路中作用，及CLK和OC有何作用；
（5） K8产生任意数据存入通用寄存器GR1。
（6） K8产生任意数据存入通用寄存器GR2。
（7） 完成GR1+GR2→GR1。
（8） 完成GR1-GR2→GR2。
（9） 完成GR1∧GR2→GR1。
（10） 完成GR1∨GR2→GR2。
（11） 完成GR1⊕GR2→GR1。
（12） -GR1→GR2。（“-”表示逻辑非运算）
（13） -GR2→GR1。

实验报告

实验原理：
本实验仿真单总线结构的运算器，原理如图2-2所示。
相应的电路如图2-3所示。
（1） 电路图中，上右下三方的8条线模拟8位数据总线；
（2） K8产生所需数据；
（3） 74244层次块为三态门电路，将部件与总线连接或断开，切记总线上只能有一个输入；
（4） 两个74273层次块作为暂存工作寄存器DR1和DR2；
（5） 两个74374层次块作为通用寄存器组（鉴于电路排列情况，只画出两个通用寄存器GR1和GR2，如果可能的话可设计4个或8个通用寄存器）；
（6） 众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；核心为8位ALU层次块。

图2-2 单总线结构的运算器示意图

实验内容：

图2-3 运算器示意图
在Multisim画出电路图并仿真

74LS244N层次块电路图

74LS273N层次块电路图

74LS374N层次块电路图

K8层次块示意图

实验二：运算器电路图
完成下列操作：
（1）说明整个电路工作原理。
1.电路图中，上右下三方的8条线模拟8位数据总线；
2.K8产生所需数据；
3.74244层次块为三态门电路，将部件与总线连接或断开，切记总线上只能有一个输入；
4.两个74273层次块作为暂存工作寄存器DR1和DR2；两个74374层次块作为通用寄存器组（鉴于电路排列情况，只画出两个通用寄存器GR1和GR2，如果可能的话可设计4个或8个通用寄存器）；
5.众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；
6.核心为8位ALU层次块。
实验电路共分为五个部分：输入数据、显示数据、运算处理数据、存储数据以及控制数据流向。
1.输入数据部分由自定义层次块K8负责，通过控制内部的八个开关，来向总线中输入两个不同的二进制数。
2.数据流入的地方，对应的DCD_HEX_DIG_RED元器件屏幕将会显示出对应的数，主要有从暂存器中传出的数据、从寄存器中传出的数据以及传入总线上的数据。
3.运算处理数据部分主要由一块74LS181N芯片组成，实现了两个二进制数的逻辑运算和算术运算，并能够将结果通过总线输出并显示。
4.存储模块主要由两个自定义结构块74LS374构成，用来存放操作数和运算结果。
5.控制数据流向主要有左右两侧的开关进行操作，通过控制开关来实现数据在各部件之间的流转和操作执行，从而实现一条完整的操作链。
（2）说明74LS244N的功能及其在电路中作用，及输入信号G有何作用。
答: 74LS244 为3态8位缓冲器，一般用作总线驱动器，没有锁存的功能，是一个暂存器，它根据控制信号的状态，将总线上地址代码暂存起来。在电路中在部件与总线之间起开关作用，信号G为低电平有效。
（3）说明74LS273N的功能及其在电路中作用，及输入信号CLK有何作用。
答：74LS273是一种带清除功能的8D触发器，1D - 8D为数据输入端，1Q -8Q为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器，地址锁存器。在电路中作为数据锁存器，输入信号CLK在时钟信号上升沿有效，当接收到正脉冲时，将“D”端的数据传送到“Q”端。
（4）说明74LS374N的功能及其在电路中作用，及CLK和OC有何作用。
答：74LS374为具有三态输出的8D边缘触发器。在电路中寄存数据，OC为低电平时有效，可以寄存输入进来的数据；OC为高电平时断开。CLK在时钟信号上升沿工作，当接收到正脉冲时将积存的数据输出。
（5）K8产生任意数据存入通用寄存器GR1。
答：通过K8设定数据，将电路图左侧开关全部调整为高电平，X2的G信号端输入低电平，将数据输入到总线中，然后，将GR1的OC端和CLK端输入低电平，给GR1的CLK端一个正脉冲（0→1）完成数据存入，随即OC端接入高电平，关闭GR1。
（6）K8产生任意数据存入通用寄存器GR2。
答：通过K8设定数据，将电路图左侧开关全部调整为高电平，X2的G信号端输入低电平，将数据输入到总线中，然后，将GR2的OC端和CLK端输入低电平，给GR2的CLK端一个正脉冲（0→1）完成数据存入，随即OC端接入高电平，关闭GR2。
（7）完成GR1+GR2→GR1。
1.根据（6）、（7）中的操作将任意数存入GR1和GR2当中，将所有开关调为1， X6中G信号调为0，X10中的OC端口调为0，X12中的G信号调为0，X6中的G信号调为0，X8中的CLK端口从0→1（正脉冲），将GR1中的数据传入DR1中。
2.然后，再次将所有的开关调为1，将X9的OC端口调为0，X11的G信号调为0，X3的G信号调为0，X4的CLK端口从0→1（正脉冲），将GR2中的数据传入DR2中。
3.调节X5中的S0、S1、S2、S3依次为1、0、0、1，将X5中的M调为0，CN调为1，令X7的G信号为0，结果送入总线，将X10的IC信号调为0，CLK端口从0→1（正脉冲），将数据存入GR1中。
（8）完成GR1-GR2→GR2。
1.根据（6）、（7）中的操作将任意数存入GR1和GR2当中，将所有开关调为1， X6中G信号调为0，X10中的OC端口调为0，X12中的G信号调为0，X6中的G信号调为0，X8中的CLK端口从0→1（正脉冲），将GR1中的数据传入DR1中。
2.然后，再次将所有的开关调为1，将X9的OC端口调为0，X11的G信号调为0，X3的G信号调为0，X4的CLK端口从0→1（正脉冲），将GR2中的数据传入DR2中。
3.调节X5中的S0、S1、S2、S3依次为0、1、1、0，将X5中的M调为0，CN调为0，令X7的G信号为0，结果送入总线，将X10的IC信号调为0，CLK端口从0→1（正脉冲），将数据存入GR1中。
（9）完成GR1∧GR2→GR1。
1.根据（6）、（7）中的操作将任意数存入GR1和GR2当中，将所有开关调为1， X6中G信号调为0，X10中的OC端口调为0，X12中的G信号调为0，X6中的G信号调为0，X8中的CLK端口从0→1（正脉冲），将GR1中的数据传入DR1中。
2.然后，再次将所有的开关调为1，将X9的OC端口调为0，X11的G信号调为0，X3的G信号调为0，X4的CLK端口从0→1（正脉冲），将GR2中的数据传入DR2中。
3.调节X5中的S0、S1、S2、S3依次为1、0、1、1，将X5中的M调为1，令X7的G信号为0，结果送入总线，将X10的IC信号调为0，CLK端口从0→1（正脉冲），将数据存入GR1中。
（10）完成GR1∨GR2→GR2。
1.根据（6）、（7）中的操作将任意数存入GR1和GR2当中，将所有开关调为1， X6中G信号调为0，X10中的OC端口调为0，X12中的G信号调为0，X6中的G信号调为0，X8中的CLK端口从0→1（正脉冲），将GR1中的数据传入DR1中。
2.然后，再次将所有的开关调为1，将X9的OC端口调为0，X11的G信号调为0，X3的G信号调为0，X4的CLK端口从0→1（正脉冲），将GR2中的数据传入DR2中。
3.调节X5中的S0、S1、S2、S3依次为1、1、1、0，将X5中的M调为1，令X7的G信号为0，结果送入总线，将X9的IC信号调为0，CLK端口从0→1（正脉冲），将数据存入GR2中。
（11）完成GR1⊕GR2→GR1。
1.根据（6）、（7）中的操作将任意数存入GR1和GR2当中，将所有开关调为1， X6中G信号调为0，X10中的OC端口调为0，X12中的G信号调为0，X6中的G信号调为0，X8中的CLK端口从0→1（正脉冲），将GR1中的数据传入DR1中。
2.然后，再次将所有的开关调为1，将X9的OC端口调为0，X11的G信号调为0，X3的G信号调为0，X4的CLK端口从0→1（正脉冲），将GR2中的数据传入DR2中。
3.调节X5中的S0、S1、S2、S3依次为0、1、1、0，将X5中的M调为1，令X7的G信号为0，结果送入总线，将X10的IC信号调为0，CLK端口从0→1（正脉冲），将数据存入GR1中。
（12）-GR1→GR2。（“-”表示逻辑非运算）
1.根据（6）中的操作将任意数存入GR1当中，将所有开关调为1， X6中G信号调为0，X10中的OC端口调为0，X12中的G信号调为0，X6中的G信号调为0，X8中的CLK端口从0→1（正脉冲），将GR1中的数据传入DR1中。
2.调节X5中的S0、S1、S2、S3依次为0、0、0、0，将X5中的M调为1，令X7的G信号为0，结果送入总线，将X9的IC信号调为0，CLK端口从0→1（正脉冲），将数据存入GR2中。
（13）GR2→GR1。
1.根据（7）中的操作将任意数存入GR2当中，将所有开关调为1，将X9的OC端口调为0，X11的G信号调为0，X3的G信号调为0，X4的CLK端口从0→1（正脉冲），将GR2中的数据传入DR2中。
2.调节X5中的S0、S1、S2、S3依次为0、1、0、1、，将X5中的M调为1，令X7的G信号为0，结果送入总线，将X10的IC信号调为0，CLK端口从0→1（正脉冲），将数据存入GR1中。

实验三 字发生器及跑马灯

1、实验目的
了解字发生器使用方法

前提知识

字发生器

字信号发生器（Word Generator）可以采用多种方式产生32位同步逻辑信号，用于对数字电路进行测试，是一个通用的数字输入编辑器。 单击Simulate/Instruments/Word Generator,得到如图2-4（a）所示的字信号发生器的图标。在字信号发生器的左右两侧各有16个端口，分别为0～15和16～31的数字信号输出端，下面的R表示输出端，用以输出与字信号同步的时钟脉冲；T表示输入端，用来接外部触发信号。 双击图2-4（a）中的字信号发生器图标，便可以得到图2-4（b）所示的字信号发生器内部参数设置控制面板。该控制面板大致分为5个部分。

图2-4字信号发生器内部参数设置控制面板
(1)Control区：输出字符控制，用来设置字信号发生器的最右侧的字符编辑显示区字符信号的输出方式，有下列3种模式。
 Cycle 区：在已经设置好的初始值和终止值之间循环输出字符。
 Burst:每单击一次，字信号发生器将从初始值开始到终止值之间的逻辑字符输出一次，即单页模式。
 Step：每单击一次，输出一条字信号。即单步模式。
单击Set按钮，弹出如图2-5所示的对话框。该对话框主要用来设置字符信号的变化规律。其中各参数含义如下所述。
No Change：保持原有的设置。

图2-5 字符信号的变化规律
Load：装载以前的字符信号的变化规律的文件。
Save：保存当前的字符信号的变化规律的文件。
Clear buffer:将字信号发生器的最右侧的字符编辑显示区的字信号清零。
Up Count：字符编辑显示区的字信号以加1的形式计数。
Down Count：字符编辑显示区的字信号以减1的形式计数。
Shift Right：字符编辑显示区的字信号右移。
Shift Left：字符编辑显示区的字信号左移。
Display Type选项区：用来设置字符编辑显示区的字信号的显示格式：Hex（十六进制），Dec（十进制）。
Buffer Size：字符编辑显示区的缓冲区的长度。
Initial Patterns：采用某种编码的初始值。
(2)Display区：用于设置字信号发生器的最右侧的字符编辑显示区的字符显示格式，有Hex、Dec、Binary、ASCII等几种计数格式。
(3)Trigger区：用于设置触发方式。
 Internal：内部触发方式，字符信号的输出由Control区的3种输出方式中的某一种来控制。
 External：外部触发方式，此时，需要接入外部触发信号。右侧的两个按钮用于外部触发脉冲的上升或下降沿的选择。
(4)Frequency区：用于设置字符信号飞输出时钟频率。
(5)字符编辑显示区：字信号发生器的最右侧的空白显示区，用来显示字符。
跑马灯电路及数据设置
电路如图2-6所示。

图2-6 跑马灯电路
选择了低16位输出控制16个探针依次点亮。
如图2-7为数据设置，将2的0~15次方依次存入，设置好开始点和终止点，让其循环显示16行数据，从而得到跑马灯效果。

图2-7数据设置
注意：为了避免每次临时设置，可以将之“保存save”为xxx.dp文件；运行时“载入load”该文件。另外，频率与实际效果可能有出入，可以调整频率达到较理想效果。
2、实验原理
通过设定字发生器的数据，使探针依次点亮，形成跑马灯。
3、实验内容
选择了低16位输出控制16个探针依次点亮。

跑马灯电路图

实验报告


跑马灯全亮电路图
由于每个小灯分别与字节发生器的一位相连，要使得小灯逐一点亮，可以通过逐一设定有效信号来实现。打开字节发生器的设置，将预设模式调节为右移或左移。

实验四 模拟微程序实现指令

1、实验目的
模拟微程序实现机器语言指令
2、实验原理
字发生器的一行输出数据可以作为一条微指令，一条机器语言指令由若干条微指令组成。用字发生器的输出取代图2-3中开关，模拟微指令自动执行实现一条机器语言指令。
3、实验内容
在Multisim画出电路图并仿真，完成如下操作。
（1）产生任意数据存入通用寄存器GR1。
（2）产生任意数据存入通用寄存器GR2完成GR1+GR2→GR1。
（3）完成GR1-GR2→GR2。
（4）完成GR1∧GR2→GR1。
（5）完成GR1∨GR2→GR2。
（6）完成GR1⊕GR2→GR1。
（7）GR1→GR2。（“-”表示逻辑非运算）
（8）-GR2→GR1。

实验报告

实验原理：
字发生器的一行输出数据可以作为一条微指令，一条机器语言指令由若干条微指令组成。用字发生器的输出取代图2-3中开关，模拟微指令自动执行实现一条机器语言指令。
实验内容：
在Multisim画出电路图

仿真，完成如下操作。
（1）产生任意数据存入通用寄存器GR1。
答：通过K8设定数据，X2的G信号端输入低电平，将数据输入到总线中，然后，将GR1的OC端和CLK端输入低电平，给GR1的CLK端一个正脉冲（0→1）完成数据存入，随即OC端接入高电平，关闭GR1。
（2）产生任意数据存入通用寄存器GR2完成GR1+GR2→GR1。
答：
1.通过K8设定数据，X2的G信号端输入低电平，将数据输入到总线中，然后，将GR2的OC端和CLK端输入低电平，给GR2的CLK端一个正脉冲（0→1）完成数据存入，随即OC端接入高电平，关闭GR2。
2.将X2的G信号端接入高电平从而断开K8与总线的连接。将X12的G信号端、X6的G信号端和X8的CLK端口端接低电平，数据从GR1中传出，给X8暂存器一个上升沿信号，随即将X12的G信号端、X6的G信号和X8的CLK接高电平。
3.同理，将X11的G信号端、X3的G信号端和X4的CLK端口端接低电平，数据从GR2中传出，给X4暂存器一个上升沿信号，随即将X11和X3的G信号端、X4的CLK端口端接高电平。
4.将X5的S0-S3调为1、0、0、1，CN端为高电平、M端为低电平，对暂存器中的数据进行加法运算并将X7的G信号端调为低电平将数据输出到总线上。
5.将GR1的OC端口端接低电平，给GR1的CLK端口端一个上升沿信号，将结果存入GR1中，关闭GR1和ALU的输出。
（3）完成GR1-GR2→GR2。
答：
1.将X12的G信号端、X6的G信号端和X8的CLK端口端接低电平，数据从GR1中传出，给X8暂存器一个上升沿信号，随即将X12的G信号端、X6的G信号和X8的CLK接高电平。
2.同理，将X11的G信号端、X3的G信号端和X4的CLK端口端接低电平，数据从GR2中传出，给X4暂存器一个上升沿信号，随即将X11和X3的G信号端、X4的CLK端口端接高电平。
3.将X5的S0-S3调为0、1、1、0，CN端与M端均为低电平，对暂存器中的数据进行减法运算并将X7的G信号端调为低电平将数据输出到总线上。
4.将GR2的OC端口端接低电平，给GR1的CLK端口端一个上升沿信号，将结果存入GR2中，关闭GR2和ALU的输出。

（4）完成GR1∧GR2→GR1。
答：
1.将X12的G信号端、X6的G信号端和X8的CLK端口端接低电平，数据从GR1中传出，给X8暂存器一个上升沿信号，随即将X12的G信号端、X6的G信号和X8的CLK接高电平。
2.同理，将X11的G信号端、X3的G信号端和X4的CLK端口端接低电平，数据从GR2中传出，给X4暂存器一个上升沿信号，随即将X11和X3的G信号端、X4的CLK端口端接高电平。
3.将X5的S0-S3调为1、0、1、1，M端为高电平，对暂存器中的数据进行与运算并将X7的G信号端调为低电平将数据输出到总线上。
4.将GR1的OC端口端接低电平，给GR1的CLK端口端一个上升沿信号，将结果存入GR1中，关闭GR1和ALU的输出。
（5）完成GR1∨GR2→GR2。
答：
1.将X12的G信号端、X6的G信号端和X8的CLK端口端接低电平，数据从GR1中传出，给X8暂存器一个上升沿信号，随即将X12的G信号端、X6的G信号和X8的CLK接高电平。
2.同理，将X11的G信号端、X3的G信号端和X4的CLK端口端接低电平，数据从GR2中传出，给X4暂存器一个上升沿信号，随即将X11和X3的G信号端、X4的CLK端口端接高电平。
3.将X5的S0-S3调为1、1、1、0，M端为高电平，对暂存器中的数据进行或运算并将X7的G信号端调为低电平将数据输出到总线上。
4.将GR2的OC端口端接低电平，给GR2的CLK端口端一个上升沿信号，将结果存入GR2中，关闭GR2和ALU的输出。
（6）完成GR1⊕GR2→GR1。
答：
1.将X12的G信号端、X6的G信号端和X8的CLK端口端接低电平，数据从GR1中传出，给X8暂存器一个上升沿信号，随即将X12的G信号端、X6的G信号和X8的CLK接高电平。
2.同理，将X11的G信号端、X3的G信号端和X4的CLK端口端接低电平，数据从GR2中传出，给X4暂存器一个上升沿信号，随即将X11和X3的G信号端、X4的CLK端口端接高电平。
3.将X5的S0-S3调为0、1、1、0，M端为高电平，对暂存器中的数据进行异或运算并将X7的G信号端调为低电平将数据输出到总线上。
4.将GR1的OC端口端接低电平，给GR1的CLK端口端一个上升沿信号，将结果存入GR1中，关闭GR1和ALU的输出。
（7）-GR1→GR2。（“-”表示逻辑非运算）
答：
1.将X12的G信号端、X6的G信号端和X8的CLK端口端接低电平，数据从GR1中传出，给X8暂存器一个上升沿信号，随即将X12的G信号端、X6的G信号和X8的CLK接高电平。
2.将X5的S0-S3调为0、0、0、0，M端为高电平，对暂存器中的数据进行逻辑非运算并将X7的G信号端调为低电平将数据输出到总线上。
3.将GR2的OC端口端接低电平，给GR2的CLK端口端一个上升沿信号，将结果存入GR2中，关闭GR2和ALU的输出。
（8）-GR2→GR1。
答：
1.将X11的G信号端、X3的G信号端和X4的CLK端口端接低电平，数据从GR2中传出，给X4暂存器一个上升沿信号，随即将X11和X3的G信号端、X4的CLK端口端接高电平。
2.将X5的S0-S3调为0、1、0、1，M端为高电平，对暂存器中的数据进行逻辑非运算并将X7的G信号端调为低电平将数据输出到总线上。
3.将GR1的OC端口端接低电平，给GR1的CLK端口端一个上升沿信号，将结果存入GR1中，关闭GR1和ALU的输出。

@更新于2021.1.3/4/5